Semiconductor memory device	with high dielectric capacitor
structure	

Patent Number:

☐ US5436477

Publication date:

1995-07-25

Inventor(s):

HASHÍZUME YASUSHI (JP); SHINKAWATA HIROKI (JP)

Applicant(s):

MITSUBISHI ELECTRIC CORP (JP)

Requested Patent:

☐ <u>JP7099291</u>

Application Number: US19940262116 19940617

Priority Number(s):

JP19930153706 19930624; JP19940099807 19940513

IPC Classification:

G11C11/22

EC Classification:

H01L27/108F2

Equivalents:

JP3319869B2, KR216275

Abstract

Transfer gate transistors are formed on a main surface of a semiconductor substrate. The transfer gate transistors have impurity regions for serving as source/drain regions. A first interlayer insulating film having a substantially flat upper surface is formed to cover the transfer gate transistors. The first interlayer insulating film is provided with contact holes reaching the impurity regions. Plugs are formed in the contact holes. Capacitors are only formed on the flat upper surface of the first interlayer insulating film. Lower electrodes of the capacitors and the plugs are electrically connected with each other through barrier layers. Thus, it is possible to improve capacitances of capacitors in a DRAM.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-99291

(43)公開日 平成7年(1995)4月11日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H01L 27/108

21/28

L 7376-4M

庁内整理番号

審査請求 未請求 請求項の数9 OL (全 18 頁)


(21)出願番号	特願平6-99807	(71)出顧人	000006013
(22)出顧日	平成6年(1994)5月13日		三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
(31)優先権主張番号	特顧平5 -153706	(72)発明者	構語 第之 后度俱免及主政网 4 工 2 1 英格兰一次是他
(32)優先日	平5 (1993) 6 月24日		兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究
(33)優先権主張国	日本 (JP)	2	所内
		(72)発明者	新川田 裕樹 兵庫県伊丹市瑞原4丁目1番地 三菱電機
			株式会社ユー・エル・エス・アイ開発研究 所内
		(74)代理人	弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 半導体記憶装置およびその製造方法

(57)【要約】

【目的】 DRAMにおけるキャバシタ容量を増大させる。

【構成】 半導体基板1の主表面にはトランスファーゲートトランジスタ2a,2bが形成されている。トランスファーゲートトランジスタ2a,2bはソース/ドレイン領域となる不純物領域5a,5b,5cを有している。トランスファーゲートトランジスタ2a,2bを覆うようにほぼ平坦な上面を有する第1の層間絶縁膜15が形成されている。第1の層間絶縁膜15には、不純物領域5a,5cに達するコンタクトホール17が設けられている。コンタクトホール17内にはブラグ18が形成されている。キャパシタ20は、コンタクトホール17が形成されていない第1の層間絶縁膜15の上面上の領域に形成されている。キャパシタ20の下部電極21とブラグ18とが、バリア層19を介して電気的に接続されている。



1: 半導体基板 2a,2b: トランスアゲートランジスタ 5a,5b,5c:不軽物領域 15: 第1の層間絶線線 18: ブラグ 19: パリア層 20: キャパンタ 21: 下部電極 23: 誘電体膜 25: 上部電極 17: コンタクトネール 20

【特許請求の範囲】

【請求項1】 主表面を有する第1導電型の半導体基板

前記半導体基板の主表面に形成された第2導電型の不純 物領域と、

前記半導体基板の主表面上に形成され、前記不純物領域 の表面に達するコンタクトホールを有する層間絶縁膜

前記コンタクトホール上を除く前記層間絶縁膜の上面上 にのみ形成され、第1の電極と前記第1の電極上に形成 10 された高誘電率材料からなる高誘電体膜と、前記高誘電 体膜上に形成された第2の電極とを含むキャパシタと、 少なくとも前記コンタクトホール内に形成され、前記第 1あるいは前記第2の電極と前記不純物領域とを電気的 に接続するための導体部と、

を備えた半導体記憶装置。

【請求項2】 前記第1の電極は、Ir, Pt, Pd, Rh, Ni, W, Pt合金, Pd合金, Rh合金, Ni 合金、W合金、RuO、、ReO、、SrRuO,から なる群から選ばれる少なくとも1種以上の材質からな る、請求項1に記載の半導体記憶装置。

【請求項3】 前記高誘電体膜は、ペロブスカイト型の 結晶構造を有する多結晶膜である、請求項1に記載の半 導体記憶装置。

【請求項4】 前記導体部は前記コンタクトホール内に 埋込まれたプラグ電極を含み、

前記髙誘電体膜および前記第1の電極は前記プラグ電極 上にまで延在し、

前記第2の電極は前記コンタクトホール上を除く前記高 誘電体膜上に形成される、請求項1に記載の半導体記憶 30

【請求項5】 前記第2の電極上には前記第2の電極の 表面に達する第2のコンタクトホールを有する第2の層 間絶縁膜が形成され、

前記コンタクトホールは前記第2の層間絶縁膜をも貫通

前記導体部は、前記コンタクトホール内に埋込まれたプ ラグ電極と、前記プラグ電極上面上から前記第2のコン タクトホール内に位置する前記第2の電極表面上に延在 する配線層とを含む、請求項1に記載の半導体記憶装 置。

【請求項6】 前記導体部と前記第2の電極とは一体化 される、請求項1に記載の半導体記憶装置。

【請求項7】 第1導電型の半導体基板の主表面に第2 の導電型の不純物領域を形成する工程と、

前記半導体基板の主表面上に層間絶縁膜を形成する工程

前記層間絶縁膜に前記不純物領域の表面に達するコンタ クトホールを形成する工程と、

前記コンタクトホール内にプラグ電極を形成する工程

と、

前記プラグ電極上および前記層間絶縁膜上に、第1の電 極, 高誘電率材料からなる高誘電体膜および第2の電極 を順次形成する工程と、

前記第2の電極において前記コンタクトホール上に位置 する部分を除去する工程と、

を備えた半導体記憶装置の製造方法。

【請求項8】 第1導電型の半導体基板の主表面に第2 導電型の不純物領域を形成する工程と、

前記半導体基板の主表面上に第1の層間絶縁膜を形成す

前記第1の層間絶縁膜上に、第1の電極と高誘電率材料 からなる高誘電体膜と第2の電極との積層構造を形成す る工程と、

前記積層構造を覆うように前記第1の層間絶縁膜上に第 2の層間絶縁膜を形成する工程と、

前記第1および第2の層間絶縁膜を貫通し前記不純物領 域に達する第1のコンタクトホールを形成する工程と、 前記第2の層間絶縁膜に前記第2の電極表面に達する第 2のコンタクトホールを形成する工程と、

前記第1と第2のコンタクトホール内に形成され、前記 第2の電極と前記不純物領域とを電気的に接続する導体 部を形成する工程と、

を備えた半導体記憶装置の製造方法。

【請求項9】 第1導電型の半導体基板の主表面に第2 導電型の不純物領域を形成する工程と、

前記半導体基板の主表面上に層間絶縁膜を形成する工程

前記層間絶縁膜上に第1の電極と高誘電率材料からなる 高誘電体膜とを順次積層する工程と、

前記層間絶縁膜に前記不純物領域に達するコンタクトホ ールを形成する工程と、

前記コンタクトホール内から前記高誘電体膜表面上に延 在する導体部を形成する工程と、

を備えた半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置およ びその製造方法に関し、特に、記憶情報のランダムな入 出力が可能なDRAM (Dynamic Random Access Memor y) の構造およびその製造方法に関するものである。

[0002]

【従来の技術】従来から、半導体記憶装置のうち記憶情 報のランダムな入出力が可能なものとして、DRAM

(Dynamic Random Access Memory) が知られている。— 般にDRAMは、多数の情報を蓄積する記憶領域である メモリセルアレイ部と、外部との入出力に必要な周辺回 路部とを有している。

【0003】図29は、一般的なDRAMの構成を示す 50 ブロック図である。図29を参照して、DRAM150

は、記憶情報を蓄積するためのメモリセルアレイ151 と、単位記憶回路を構成するメモリセルを選択するため のアドレス信号を外部から受取るためのロウアンドカラ ムアドレスバッファ152と、そのアドレス信号を解読 することによってメモリセルを指定するためのロウデコ ーダ153およびカラムデコーダ154と、指定された メモリセルに蓄積された信号を増幅して読出すためのセ ンスリフレッシュアンプ155と、データ入出力のため のデータインバッファ156およびデータアウトバッフ ァ157と、クロック信号を発生するためのクロックジ 10 ェネレータ158とを備えている。

【0004】半導体チップ上で大きな面積を占めるメモ リセルアレイ151には、単位記憶情報を蓄積するため のメモリセルがマトリクス状に複数個配置されている。 通常、メモリセルは、1個のMOSトランジスタと、C れに接続された1個のキャパシタとから構成されてい る。このようなメモリセルは、1トランジスタ1キャバ シタ型のメモリセルとして広く知られている。このよう な構成を有するメモリセルは構造が簡単なためメモリセ ルアレイの集積度を向上させることが容易となり、大容 20 置のDRAMに広く用いられている。

【0005】また、DRAMのメモリセルは、キャパシ タの構造によっていくつかのタイプに分類することがで きる。そのキャパシタ構造の一例として、スタックトタ イプキャパシタを挙げることができる。このスタックト タイプキャパシタは、キャパシタの主要部をゲート電極 やフィールド酸化膜の上部にまで延在させる類のキャバ シタである。それにより、キャパシタの電極間の対向面 積を増大させている。

【0006】その結果、キャパシタ容量を増大させると とができる。スタックトタイプキャパシタは、このよう な特徴を有しているため、半導体装置の集積化に伴い素 子が微細化された場合にもキャパシタ容量を確保すると とが可能となる。そのため、半導体装置の集積化に伴っ てスタックトタイプキャパシタが多く用いられるように

【0007】しかしながら、素子がさらに微細化され、 たとえば256MbitのDRAMなどにおいては、ス タックトタイプキャバシタを使用したとしてももはや一 定のキャパシタ容量を確保することが困難となる。

【0008】そこで、キャパシタ容量を増大させるた め、キャパシタの誘電体膜としてPZT(チタン酸ジル コン酸鉛セラミック)などの高誘電体膜を使用する試み がなされている。図21には、キャパシタの誘電体膜と して上記のPZTなどの髙誘電体膜を使用した場合のD RAMの一例が示されている。

【0009】図30を参照して、p型半導体基板101 の主表面における素子分離領域には、間隔を隔ててフィ ールド酸化膜103が形成されている。このフィールド 形成されている。

【0010】半導体基板101の主表面における素子形 成領域には、トランスファーゲートトランジスタ102 a, 102bが形成されている。トランスファーゲート トランジスタ102aは、ソース/ドレイン領域となる 不純物領域105a, 105bと、ゲート電極111b を有している。また、トランスファーゲートトランジス ダ102bは、ソース/ドレイン領域となる不純物領域 105b, 105cと、ゲート電極111cとを有して いる。

【0011】ゲート電極111b, 111cは、ゲート 絶縁膜109を介して、半導体基板101の主表面上に 形成されている。一方、フィールド酸化膜103上に も、ゲート電極111a、111dがそれぞれ形成され ている。

【0012】ゲート電極111a, 111b, 111 c. 111dを覆うように酸化膜113が形成されてい る。不純物領域105b表面上から酸化膜113表面上 にまで延在するように埋込みビット線116が形成され ている。この埋込みビット線116および酸化膜113 を覆うように平坦化処理の施された第1の層間絶縁膜1 15が形成されている。

【0013】この第1の層間絶縁膜115には、不純物 領域105a、105c表面にまで達するコンタクトホ ール117が形成されている。このコンタクトホール1 17内には、多結晶シリコンなどからなるプラグ118 が形成されている。層間絶縁膜115上には、キャパシ タ120が形成される。キャパシタ120は、白金(P t)などからなる下部電極121と、高誘電体膜123 30 と、白金(Pt)などからなる上部電極125とを有し ている。

【0014】プラグ118上面上から第1の層間絶縁膜 115上にわたって、TiNなどからなるバリア層11 9が形成されている。このバリア層119上にキャパシ タ120の下部電極121が形成されることになる。こ のパリア層119を有することによって、キャパシタの 下部電極材料とプラグ118材料との相互拡散を阻止す ることが可能となる。

【0015】キャパシタ120を覆うように、第2の層 40 間絶縁膜127が形成される。この第2の層間絶縁膜1 27において、キャパシタの上部電極125上に位置す る部分にコンタクトホール129が設けられている。と のコンタクトホール129内表面および第2の層間絶縁 膜127上には、アルミニウム(Al)などからなる配 線層131が形成されている。

【0016】次に、図31を用いて、図30に示される 従来のDRAMにおけるキャパシタ120とプラグ11 8との位置関係について説明する。図31は、キャパシ タ120とプラグ118との位置関係を模式的に示す平 酸化膜103の下面には、チャネルストッパ層107が 50 面図である。なお、本明細書において、キャパシタ(1

20)とは、下部電極(121)と、高誘電体膜(12 3)と、上部電極(125)との積層構造を有すること によって、実質的にキャパシタとして機能する部分を言 うものとする。また、図31におけるXXX-XXX線 に沿う断面が図30に示される断面に対応する。

【0017】図31を参照して、従来のDRAMにおい ては、プラグ118とキャパシタ120とが平面的にみ て重なり合う位置関係となっている。

【0018】次に、図32~図41を用いて、図21に 示される従来のDRAMの製造工程について説明する。 図32~図41は、従来のDRAMの製造工程の第1工 程~第10工程を示す部分断面図である。

【0019】まず図32を参照して、p型半導体基板1 01の主表面における素子分離領域に、選択酸化法など を用いてフィールド酸化膜103を形成する。このと き、フィールド酸化膜103の形成に際して予めp型の 不純物を素子分離領域に導入しておくことによって、フ ィールド酸化膜3の形成と同時にチャネルストッパ層1 07を形成する。

【0020】次に、半導体基板101の主表面上に、熱 酸化法などを用いてゲート絶縁膜109を形成する。と のゲート絶縁膜109上にゲート電極111a, 111 b, 111c, 111dを形成する。このゲート電極1 11a, 111b, 111c, 111dをマスクとして 用いて、半導体基板101の主表面にn型の不純物を導 入することによって、不純物領域105a, 105b, 105cを形成する。次に、ゲート電極111a, 11 1b, 111c, 111dを覆うように酸化膜113を 形成する。

【0021】次に、図33を参照して、CVD法などを 30 用いて、多結晶シリコンなどからなる導電層116aを 形成する。次に、図34を参照して、上記の導電層11 6 a をパターニングすることによって、不純物領域10 5 b 上に埋込ビット線 1 1 6 を形成する。次に、CVD 法などを用いて、埋込ビット線116および酸化膜11 3を覆うように第1の層間絶縁膜115を形成する。そ して、この第1の層間絶縁膜115に熱処理を施すこと によって平坦化を行なう。

【0022】次に、図35を参照して、第1の層間絶縁 位置する領域に、コンタクトホール117を形成する。 次に、図36を参照して、CVD法などを用いて、コン タクトホール117内表面および第1の層間絶縁膜11 5上に、多結晶シリコンなどからなる導電層118aを 形成する。

【0023】次に、図37を参照して、ドライエッチン グ法を用いて、導電層118aをエッチバックする。そ れにより、プラグ118が形成される。このとき、第1 の層間絶縁膜115上面において、図示しない箇所の段 エッチングを行なう。そのため、プラグ118の上面 は、コンタクトホール117内に埋没した状態となって

【0024】次に、図38を参照して、スパッタリング 法などを用いて、プラグ118上および第1の層間絶縁 膜115上に、TiN,Ta,Ti/TiN/Tiなど からなるパリア層119を堆積する。このパリア層11 9上に、スパッタリング法などを用いて、白金(Pt) などからなる下部電極121を形成する。この下部電極 10 121上に、約550℃以下の温度で、スパッタリング 法などを用いて、SrTiO、などからなる高誘電体膜 123を形成する。この高誘電体膜123上に、再びス パッタリング法などを用い、白金(Pt)などからなる 上部電極125を形成する。

【0025】次に、図39を参照して、上部電極125 上に、キャパシタの形状にパターニングされたレジスト パターン140を形成する。とのレジストパターン14 0をマスクとして用いてエッチングすることによって、 図39に示されるように、キャパシタ120が形成され

【0026】次に、図40を参照して、キャパシタ12 Oを覆うように、CVD法などを用いて、第2の層間絶 縁膜127を形成する。そして、図41に示されるよう に、第2の層間絶縁膜127において、キャパシタ12 0の上部電極125上に位置する部分にコンタクトホー ル129を形成する。そして、このコンタクトホール1 29内表面および第2の層間絶縁膜127上に、スパッ タリング法などを用いて、アルミニウム(A1)などか らなる配線層131を形成する。以上の工程を経て図2 1に示されるDRAMが形成される。

[0027]

【発明が解決しようとする課題】上記のDRAMにおけ るキャパシタは、髙誘電体膜を有しているため、キャパ シタ容量を増大することは可能となる。しかし、上記の 従来のDRAMには、次に説明するような問題点があっ た。その問題点について図42を用いて説明する。図4 2は、従来のDRAMにおけるキャパシタ120とプラ グ118との接続部分を拡大した断面図である。

【0028】図42を参照して、上述のように、プラグ 膜115において、不純物領域105a,105c上に 40 118材料が第1の層間絶縁膜115上に残余するのを 防止するためにオーバーエッチングを行なうので、プラ グ118の上面はコンタクトホール117内に埋没した 状態となっている。それにより、第1の層間絶縁膜11 5の上面115aとプラグ118上面との間に段差部が 形成されることになる。

【0029】とのプラグ118の上面上から第1の層間 絶縁膜115の上面115a上にわたってバリア層11 9, 下部電極121, 髙誘電体膜123および上部電極 125がそれぞれ形成される。バリア層119、下部電 差部に導電層118aの残渣が残らないようにオーバー 50 極121,髙誘電体膜123および上部電極125は、

上述のように、主にスパッタリング法によって形成される。特に高誘電体膜123については、CVD法では所望の膜特性を得ることが困難であるため、スッパタリング法によって形成されている。

【0030】一般に、スパッタリング法によって形成された層は、段差の被覆性が悪い。そのため、バリア層119、下部電極121、高誘電体膜123および上部電極125において、段差部で局所的に膜厚の薄いところが存在する。

【0031】たとえば、高誘電体膜123についてみれ 10 は、図42に示されるように、第1の層間絶縁膜115 の上面115a上に位置する高誘電体膜123の膜厚が tであるのに対して、段差部においては、高誘電体膜123の膜厚は、tよりも薄いt1となっている。高誘電体膜123において、このように局所的に薄い部分が存在することによって次のような問題点が生じることになる。

【0032】高誘電体膜123の膜厚は、漏れ電流、耐圧などの点から薄くできる下限値が決められてしまう。すなわち、キャパシタ120内においては、高誘電体膜 20123の膜厚が最も薄い部分でもこの下限値以上の膜厚を有するように、その膜厚を決定する必要がある。

【0033】とこで、膜厚の下限値がaÅである高誘電体膜123を用い、段差部における高誘電体膜123の膜厚t1が、第1の層間絶縁膜115の上面115aにおける高誘電体膜123の膜厚tの約1/2になるものと仮定する。この場合には、第1の層間絶縁膜115の上面115aにおける高誘電体膜123の膜厚tを、

(2×a) A以上にする必要がある。

【0034】一方、記憶を担う蓄積電荷量は、誘電体膜厚の逆数に比例する。したがって、誘電体膜厚が薄い方が蓄積電荷量は増大する。すなわち、キャバシタ容量が増大することになる。しかし、上記の場合には、キャパシタ120の大部分において高誘電体膜123の膜厚を約2倍にしたために、蓄積電荷量が約半分と小さくなってしまう。すなわち、結果として、キャバシタ容量が小さくなるといった問題点があった。

【0035】との発明は、上記の問題点を解決するためになされたものであり、キャバシタ内で高誘電体膜の膜厚をほぼ均一にその下限膜厚にすることによって、キャバシタ容量を増大させることが可能となる半導体記憶装置およびその製造方法を提供することを目的とする。 【0036】

【課題を解決するための手段】との発明に従う半導体記憶装置は、主表面を有する第1導電型の半導体基板と、第2導電型の不純物領域と、層間絶縁膜と、キャバシタと、導体部とを備える。第2導電型の不純物領域は半導体基板の主表面に形成される。層間絶縁膜は、半導体基板の主表面上に形成され、不純物領域の表面に達するコンタクトホールを有する。キャバシタは、第1の電極

と、この第1の電極上に形成された高誘電率材料からな る高誘電体膜と、との高誘電体膜上に形成された第2の 電極とを含む。このキャパシタは、コンタクトホール上 を除く層間絶縁膜の上面上のみに形成される。導体部 は、少なくともコンタクトホール内に形成され、第1あ るいは第2の電極と不純物領域とを電気的に接続する。 【0037】との発明に従う半導体記憶装置の製造方法 によれば、1つの局面では、まず第1導電型の半導体基 板の主表面に第2導電型の不純物領域を形成する。半導 体基板の主表面上に層間絶縁膜を形成する。この層間絶 縁膜に不純物領域の表面に達するコンタクトホールを形 成する。コンタクトホール内にプラグ電極を形成する。 プラグ電極上および層間絶縁膜上に、第1の電極, 高誘 電率材料からなる高誘電体膜および第2の電極を順次形 成する。第2の電極においてコンタクトホール上に位置 する部分を除去する。

【0038】との発明に従う半導体記憶装置の製造方法によれば、他の局面では、まず第1導電型の半導体基板の主表面に第2導電型の不純物領域を形成する。半導体基板の主表面上に第1の層間絶縁膜を形成する。との第1の層間絶縁膜上に第1の電極と高誘電率材料からなる高誘電体膜と第2の電極との積層構造を形成する。との積層構造を覆うように第1の層間絶縁膜上に第2の層間絶縁膜を形成する。第1および第2の層間絶縁膜を貫通し不純物領域に達する第1のコンタクトホールを形成する。第1と第2のコンタクトホールを形成する。第1と第2のコンタクトホール内に形成され、第2の電極と不純物領域とを電気的に接続する導体部を形成する。

【0039】この発明に従う半導体記憶装置は、さらに他の局面では、まず第1導電型の半導体基板の主表面に第2導電型の不純物領域を形成する。半導体基板の主表面上に層間絶縁膜を形成する。この層間絶縁膜上に、第1の電極と高誘電率材料からなる高誘電体膜とを順次積層する。層間絶縁膜に不純物領域に達するコンタクトホールを形成する。コンタクトホール内から高誘電体膜表面上に延在する導体部を形成する。

[0040]

【作用】この発明に従う半導体記憶装置によれば、第2の電極は、層間絶縁膜上においてコンタクトホールが形成されていないほぼ平坦な領域上に形成される。その結果、キャパシタとして実質的に機能する、第1の電極と高誘電体膜と第2の電極との積層構造は、層間絶縁膜上においてコンタクトホールが形成されていないほぼ平坦な領域上にのみ形成されることになる。

【0041】それにより、キャバシタ内において、高誘電体膜の下地となる第1の電極の表面は、ほぼ平坦なものとなる。それにより、キャバシタ内において、高誘電体膜において従来のように局所的に膜厚が薄くなる部分が形成されなくなる。その結果、キャバシタ全体で高誘

電体膜の膜厚をほぼ均一にその下限膜厚に設定することか可能となる。

【0042】そのため、従来のように、高誘電体膜において局所的に薄膜化する部分の膜厚を下限膜厚と設定する必要がなくなる。その結果、従来に比べて、高誘電体膜の膜厚を薄くすることが可能となる。それにより、キャパシタ自体の平面的な面積は従来よりも少し小さくなるが、結果として従来よりもキャパシタ容量を増大させることが可能となる。

【0043】この発明に従う半導体記憶装置の製造方法 10 によれば、1つの局面では、第1の電極と高誘電体膜と第2の電極とを順次形成した後に、第2の電極において電極のコンタクトホール上に位置する部分を除去している。それにより、コンタクトホール上を除く層間絶縁膜上面上にのみキャパシタが形成されることになる。そのため、キャパシタ内における高誘電体膜の下地となる第1の電極の表面をほぼ平坦にすることが可能となる。それにより、キャパシタ内において、高誘電体膜の厚みを、ほぼ均一にその下限値に設定することが可能となる。その結果、キャパシタ容量の増大した半導体記憶装 20 置が得られる。

【0044】 この発明に従う半導体記憶装置の製造方法によれば、他の局面では、上述の1つの局面の場合と同様の作用効果が得られることに加えて、次のような作用効果も得られる。この局面においては、高誘電体膜の形成の後に導体部を形成することが可能となる。それにより、高誘電体膜の膜質を向上させることが可能となる。その理由について以下に詳しく説明する。

【0045】高誘電体膜は600℃程度以上の高温で形 成することによって、その誘電率などの特性は優れたも のとなる(図28参照)。しかし、導体部の形成の後に 高誘電体膜を上記のような600℃以上の高温で形成し た場合には、第1の電極と導体部との反応や第1の電極 を酸素が透過することによる導体部の酸化などの現象が 引起とされる可能性が高くなる。そのため、導体部の形 成後に髙誘電体膜を形成していた従来例においては、髙 誘電体膜の形成温度を約550℃程度以下に低く設定す る必要があった。それに対し、導体部を高誘電体膜の形 成の後に形成することによって、上述のような問題が生 じない。それにより、高誘電体膜を600℃程度以上の 髙温で形成することが可能となる。そのため、髙誘電体 膜の誘電率などの特性を向上させることが可能となる。 その結果、キャバシタ容量が増大し、かつ信頼性の高い 半導体記憶装置が得られることになる。

【0046】この発明に従う半導体記憶装置の製造方法によれば、さらに他の局面では、上記の他の局面の場合と同様の効果が得られることに加えて、次のような作用効果をも得られる。この局面においては、キャパシタの第2の電極と導体部とを同一の工程で形成することが可能となる。それにより、製造工程を簡略化することが可50

10

能となる。

[0047]

【実施例】以下、この発明に基づく実施例について図1 ~図28を用いて説明する。

【0048】(第1実施例)以下、図1~図8を用いて、この発明に基づく第1の実施例について説明する。図1は、この発明に基づく第1の実施例におけるDRAMのメモリセルアレイ部を示す部分断面図である。図2は、本実施例におけるブラグ18とキャバシタ20の上部電極25との配置関係を模式的に示す平面図である。図3は、本実施例におけるキャバシタ20を拡大した断面図である。

【0049】上記の3つの図を用いて、まずとの発明に基づく第1の実施例におけるDRAMの構造について説明する。図1を参照して、p型半導体基板1の主表面における素子分離領域には、間隔を隔ててフィールド酸化膜3が形成されている。このフィールド酸化膜3下にはチャネルストッパ層7が形成されている。

【0050】p型半導体基板1の主表面における素子形成領域には、トランスファーゲートトランジスタ2a、2bがそれぞれ形成されている。トランスファーゲートトランジスタ2aは、半導体基板1の主表面に間隔を隔てて形成されたn型の不純物領域5a、5bと、この不純物領域5a、5b間のチャネル領域上にゲート絶縁膜9を介在して形成されたゲート電極11bを有している。

【0051】トランスファーゲートトランジスタ2bは、半導体基板1の主表面に間隔を隔てて形成されたn型の不純物領域5b,5cと、この不純物領域5b,5c間のチャネル領域上にゲート絶縁膜9を介在して形成されたゲート電極11cを有している。

【0052】一方、フィールド酸化膜3上には、他のトランスファーゲートトランジスタのゲート電極11a、11b、11c、11dを覆うように酸化膜13がそれぞれ形成されている。不純物領域5b上には、この不純物領域5bと電気的に接続される、多結晶シリコンなどからなる埋込ビット線16が形成されている。この埋込ビット線16は、その端部が不純物領域5bに近接する酸化膜13上にまで延在するように形成されている。

【0053】との埋込ビット線16および酸化膜13を覆うように第1の層間絶縁膜15が形成されている。この第1の層間絶縁膜15には平坦化処理が施されており、その上面はほぼ平坦な状態となっている。また、この第1の層間絶縁膜15には、所定位置にコンタクトホール17が設けられている。このコンタクトホール17は、不純物領域5a、5c上に位置する部分に設けられている。

【0054】 このコンタクトホール17内には、プラグ18が形成されている。プラグ18の材質としては、不

純物の導入された多結晶シリコンなどを挙げることができる。このブラグ18の上面は、コンタクトホール17内に埋没した状態となっている。これは、従来例で説明したように、ブラグ18の形成の際に、オーバーエッチング処理が施されるからである。したがって、このブラグ18上の領域においては、ブラグ18上面と第1の層間絶縁膜15の上面との間に段差が形成されることになる

【0055】第1の層間絶縁膜15上には、キャパシタ20が形成される。ブラグ18上面から第1の層間絶縁10膜15上面にわたってパリア層19が形成される。このパリア層19の材質としては、TiN, Ta, Ti/TiN/Tiなどを挙げることができる。このパリア層19は、ブラグ18上面と第1の層間絶縁膜15上面との段差部上にも形成されているため、このパリア層19には、その段差部上において、局所的に膜厚が薄くなる部分が存在する。これは、パリア層19が主にスパッタリング法によって形成されるからである。

【0056】バリア層19上には、キャパシタの下部電極21が形成される。このキャパシタの下部電極21は、Ir, Pt, Pd, Ph, Ni, W, Pt合金, Pd合金, Ph合金, Ni合金, W合金, RuO, ReO, SrRuO, から選ばれる少なくとも1種以上の材質により構成されることが好ましい。それにより、キャパシタ下部電極21上に、下記の高誘電体膜23を形成することが可能となる。また、この下部電極21の膜厚は、好ましくは、約500人~約2000人程度である。

【0057】下部電極21上には、高誘電率材料からなる高誘電体膜23が形成される。高誘電体膜23の材質 30としては、(Ba、Sr)TiO。(STO)、(Pb、La)(Zr、Ti)O。、PZTなどを挙げることができる。また、高誘電体膜23は、ペロブスカイト型の結晶構造を有する多結晶膜であることが好ましい。それにより、キャパシタ容量を増大させかつキャパシタの信頼性を向上させることが可能となる。また、この高誘電体膜23の膜厚は、好ましくは、約500A~100人程度である。なお、この高誘電体膜23としては、他のペロブスカイト型高誘電率材料を用いてもよい。また、高誘電体膜23は、上記の材料の積層膜であ 40ってもよい。

【0058】高誘電体膜23上にはキャパシタの上部電極25が形成される。このとき、上部電極25は、プラグ18上面と第1の層間絶縁膜15上面との段差部を避けて形成されることになる。すなわち、上部電極25は、第1の層間絶縁膜15上においてほぼ平坦な領域上にのみ形成されることになる。それにより、キャパシタ20となる下部電極21と高誘電体膜23と上部電極25との積層構造は、第1の層間絶縁膜15上面上におけるほぼ平坦な部分上のみに形成されることになる。

12

【0059】キャパシタ20を覆うように第2の層間絶縁膜27が形成されている。との第2の層間絶縁膜27には、上部電極25上に位置する部分にコンタクトホール29が設けられている。そして、とのコンタクトホール29内表面および第2の層間絶縁膜27上面上には、配線層31が形成される。との配線層31の材質としては、アルミニウム(A1)、タングステン(W)、タングステンシリサイド(WSi)、銅(Cu)などを挙げることができる。

【0060】次に、図2を参照して、本実施例におけるプラグ18とキャパシタ20の上部電極25との平面的な位置関係について説明する。図2を参照して、上述のように、上部電極25は、プラグ18の形成領域上を回避するように形成される。それにより、第1の層間絶縁膜15上面上において、ほぼ平坦な領域上にのみキャパシタ20を形成することが可能となる。なお、図2において、I-I線に沿って見た断面が図1に示される断面と対応する。

【0061】次に、図3を用いて、キャバシタ20の構20 造についてより詳しく説明する。図3を参照して、下部電極21は、ブラグ18の上面上にまで延在しているが、キャバシタ20として機能するのは、第1の層間絶縁膜15の上面15a上の平坦な領域に形成された部分のみである。

【0062】したがって、キャパシタ20内においては、下部電極21は、平坦な表面を有している。との平坦な表面上に高誘電体膜23が形成されることになる。したがって、との平坦な表面上に形成される高誘電体膜23の膜厚t2は、キャパシタ内においてほぼ均一になる

【0063】それにより、高誘電体膜23の膜厚t2 を、高誘電体膜23としての下限の膜厚に均一に設定することが可能となる。ここで、高誘電体膜23の下限の 膜厚とは、キャパシタ20における漏れ電流あるいは耐 圧などの点から高誘電体膜23に要求される最低限の膜 厚のことを言うものとする。

【0064】それにより、従来に比べて、キャパシタ20における高誘電体膜23の膜厚を薄くすることが可能となる。それにより、従来よりもキャパシタ容量を増大させることが可能となる。

【0065】次に、図4~図7を用いて、この発明に基づく第1の実施例におけるDRAMの製造方法について説明する。図4~図7は、この発明に基づく第1の実施例におけるDRAMの製造工程の第7工程~第10工程を示す部分断面図である。なお、第1工程~第6工程については、従来例と同様の工程を経るため、図示および説明は省略する。

【0066】まず図4を参照して、従来例と同様の工程を経て、上部電極25までを形成する。次に、図5を参50 照して、上部電極25上に、所定形状にパターニングさ

起きる場合もある。

れたレジストパターン32を形成する。そして、とのレジストパターン32をマスクとして用いて、上部電極25,高誘電体膜23,下部電極21およびパリア層19を順次パターニングする。

【0067】次に、図6を参照して、キャパシタの形状、すなわちプラグ18上面上に位置する上部電極25を露出せさるようにレジストパターン33を形成する。そして、とのレジストパターン33をマスクとして用いて、ドライエッチング法によって、上部電極25を選択的にエッチングする。それにより、プラグ18上面上の10領域における上部電極25を除去する。それにより、キャパシタ20が形成される。

【0068】次に、図7を参照して、CVD法などを用いて、キャパシタ20を覆うように第2の層間絶縁膜27を形成する。そして、この第2の層間絶縁膜27において、上部電極25上に位置する部分にコンタクトホール29を形成する。そして、このコンタクトホール29を形成する。そして、このコンタクトホール29内表面および第2の層間絶縁膜27上面上に、スパッタリング法などを用いて、配線層31を形成する。以上の工程を経て図1に示されるDRAMが形成されることに20なる。

【0069】次に、上記の第1の実施例の製造方法の変形例について説明する。図8は、上記の第1の実施例の製造方法の変形例を示す断面図である。図8を参照して、上記の製造方法においては、レジストパターン33をマスクとして用いて、上部電極25のみを選択的にエッチングした。しかし、高誘電体膜23をも選択的に除去してもよい。それにより、高誘電体膜23は、コンタクトホール17が形成されていない領域上に位置する下部電極21上に形成されることになる。

【0070】(第2実施例)次に、図9~図19を用いて、この発明に基づく第2の実施例におけるDRAMについて説明する。図9は、この発明に基づく第2の実施例におけるDRAMのメモリセルアレイ部を示す部分断面図である。図10は、第2の実施例におけるプラグ18aとキャパシタ20aとの配置関係を模式的に示す平面図である。図11は、第2の実施例における下部電極21の形状示す平面図である。

【0071】まず図9~図11を用いて、第2の実施例におけるDRAMの構造について説明する。

【0072】上記の第1の実施例においては、プラグ18とキャパシタの下部電極21とが電気的に接続されていた。しかし、本実施例においては、図9に示されるように、上部電極25とブラグ18aとが、配線層37によって電気的に接続されている。すなわち、上記の第1の実施例に対して、上部電極25と下部電極21とが逆転した状態となっている。このような構成を有することによって以下のような効果を奏する。

【0073】上記の第1の実施例において、ブラグ18 として多結晶シリコンを用い、下部電極21としてブラ 50 チナ(Pt)を用いた場合、後の工程で高温の処理が施された場合にとれらが反応してプラチナシリサイドになるおそれがある。また、場合によっては高誘電体膜23材料、下部電極21材料、プラグ18材料の相互拡散の

14

【0074】とのような相互拡散を防止するために、プラグ18と下部電極21との間にバリア層19を設ける必要がある。しかし、バリア層を設けた場合であっても、処理温度が高すぎると相互拡散が生じてしまう。より具体的には、600℃以上の高温処理が施された場合には、相互拡散が生じる可能性が高くなる。また、バリア層19を酸素が透過してプラグ18が酸化される可能性も高くなる。

【0075】一般に、キャパシタ形成工程およびそれ以降の工程においては、高誘電体膜23の形成工程が温度が最も高温かつ長時間の工程になる。

【0076】一方、高誘電体膜23にとっては、たとえば比誘電率などの特性を良好なものとするためには、600℃以上の高温で処理することが好ましい。図28には、スパッタリング法によって高誘電体膜23を形成した場合の基板温度と比誘電率との関係が示されている。この図に示されるように、約600℃以上の温度で高誘電体膜23を形成することによって、高誘電体膜23の比誘電率が向上する。しかし、上記のような相互拡散やプラグ18の酸化の問題があるため、従来例においては、高誘電体膜23の形成温度を約550℃程度以下と低く設定するなどの対策がとられる必要があった。

【0077】しかし、本実施例によれば、高誘電体膜23の形成の後に上部電極25とプラグ18aとを配線層37によって電気的に接続することが可能となる。それにより、下部電極21とプラグ18aとの間の反応等を考慮せずに、たとえば600℃以上の高温で高誘電体膜23を形成することが可能となる。それにより、高誘電体膜23の膜質を向上させることが可能となり、信頼性が高くかつ高性能なデバイスが得られる。

【0078】また、図9に示されるように、本実施例においては、第1および第2の層間絶縁膜15,27を貫通するようにコンタクトホール17aが設けられ、このコンタクトホール17a内にプラグ18aが形成されている。また、各キャパシタ20aを構成する下部電極21,高誘電体膜23,上部電極25は、すべて第1の層間絶縁膜15上面上に形成されている。そして、各キャパシタ20aは、下部電極21によって相互に電気的に接続されている。それ以外の構造に関しては、図1に示される第1の実施例におけるDRAMと同様である。

【0079】次に、図10を用いて、プラグ18aとキャパシタ20aとの平面的な位置関係について説明する。なお、図10において、IX-IX線に沿って見た断面が、図9に示される断面に対応する。

0 【0080】図10を参照して、本実施例においても、

16

ブラグ18a形成領域上を回避するようにキャパシタ20aは形成されている。それにより、各キャパシタ20aは、第1の層間絶縁膜15上面上におけるほぼ平坦な部分上にのみ形成されることになる。それにより、上記の第1の実施例の場合と同様に、高誘電体膜23の膜厚を従来よりも薄くすることが可能となる。それにより、キャパシタ20a容量を、従来よりも増大させることが可能となる。

【0081】次に、図11を用いて、下部電極21の平面構造について説明する。なお図11において、「X-10 IX線に沿ってみた断面が、図9に示される断面に対応する。図11を参照して、本実施例における下部電極21には、ブラグ18a形成領域上に、開口部21aが形成されている。各キャバシタ20aは、この下部電極21によって相互に電気的に接続されることになる。

【0082】次に、図12~図19を用いて、上記の第2の実施例におけるDRAMの製造方法について説明する。図12~図19は、との発明に基づく第2の実施例におけるDRAMの製造工程の第4工程~第11工程を示す部分断面図である。なお、本実施例の製造方法における第1工程~第3工程は、従来例と同様であるため図示および説明は省略する。

【0083】図12を参照して、従来例と同様の工程を経て、第1の層間絶縁膜15までを形成する。なお、第1の層間絶縁膜15の上面は、SOG技術と全面エッチング処理とを組合わせるなどして、平坦化されている。このように平坦化された第1の層間絶縁膜15上に、スパッタリング法などを用いて、下部電極21を形成する。この下部電極21の材質としては、プラチナ(Pt)などを挙げることができる。下部電極21の膜厚に30関しては、上記の第1の実施例と同様である。

【0084】次に、下部電極21上に、反応性スパッタリング法やLPCVD法等を用いて、商誘電体膜23を形成する。この高誘電体膜23の材質、膜厚については、上記の第1の実施例と同様である。次に、この高誘電体膜23上に、スパッタリング法などを用いて上部電極25を形成する。この上部電極25の材質としては、プラチナ(Pt)などを挙げることができる。また、この上部電極25の膜厚も、上記の第1の実施例の場合と同様である。

【0085】とのとき、髙誘電体膜23の形成に際しては、上記の第1の実施例の場合とは違って、まだブラグ18aが形成されていない。したがって、第1実施例の場合のように、プラグ18aと下部電極21あるいは上部電極25間の相互拡散を考慮しなくてもよくなる。それにより、600℃以上の髙温で髙誘電体膜23を形成するととが可能となる。それにより、比誘電率が高くかつリーク電流の小さい膜質の良好な多結晶の髙誘電体膜23が得られる。

【0086】次に、図13を参照して、上部電極25上 50

に、キャパシタ20aの形状にパターニングにされたレジストパターン40を形成する。そして、このレジストパターン40をマスクとして用いて、上部電極25および高誘電体膜23を選択的にエッチングする。その後、レジストパターン40を除去する。

【0087】次に、図14を参照して、プラグ18a形成領域上に開口部を有するレジストパターン41を、上部電極25上および下部電極21上に形成する。そして、このレジストパターン41をマスクとして用いてエッチングすることによって、下部電極21をパターニングする。それにより、図11に示される平面形状を有する下部電極21が形成される。それにより、第1の層間絶縁膜15上に、キャパシタ20aが形成される。下部電極21が上記のような構造を有するため、各キャパシタ20aは、下部電極21によって相互に電気的に接続される。

【0088】次に、図15を参照して、CVD法などを用いて、キャパシタ20aを覆うように、第2の層間絶縁膜27を形成する。そして、図16に示されるように、第1および第2の層間絶縁膜15,27に、不純物領域5a,5c表面に至るコンタクトホール17aを形成する。

【0089】次に、図17を参照して、コンタクトホール17a内表面および第2の層間絶縁膜27上面上に、CVD法などを用いて、多結晶シリコンなどからなる導電層を形成する。そしてこの導電層にエッチバック処理を施す。それにより、コンタクトホール17a内に、プラグ18aを形成する。

【0090】このとき、第2の層間絶縁膜27上面上に上記の導電層の残渣が残らないようにするため、オーバーエッチング処理が施される。そのため、ブラグ18aの上面は、コンタクトホール17a内に埋没している。なお、ブラグ18aの材質としては、TiNなどを使用してもよい。

【0091】次に、図18を参照して、第2の層間絶縁膜27において、上部電極25上に位置する部分に、コンタクトホール29を形成する。次に、図19を参照して、スパッタリング法などを用いて、ブラグ18a上面上、コンタクトホール29内表面および第2の層間絶縁膜27上面上に、パリア層35を形成する。このパリア層35の材質としては、TiNなどを挙げることができる。

【0092】とのパリア層35上に、スパッタリング法などを用いて、配線層37を形成する。そして、上記の配線層37およびパリア層35を所定形状にパターニングする。それにより、図9に示されるように、プラグ18aとキャパシタ20aの上部電極25とを電気的に接続する配線層37が形成される。以上の工程を経て図9に示されるDRAMが形成されることになる。

0 【0093】(第3実施例)次に、図20~図27を用

いて、この発明に基づく第3の実施例について説明する。図20は、この発明に基づく第3実施例におけるDRAMのメモリセルアレイ部を示す部分断面図である。図21は、図20に示される本実施例におけるDRAMの平面図である。

【0094】図20を参照して、本実施例におけるDRAMにおいては、第1の層間絶縁膜15が、約3000 A~約10000Aの膜厚を有する層間絶縁膜15aと約3000A~約10000Aの膜厚を有する層間絶縁膜15bとによって構成されている。また、キャバシタ下部電極21は、コンタクトホール17上を除く層間絶縁膜15bの上面上に形成され、このキャバシタ下部電極21上面上に高誘電体膜23が形成される。そして、コンタクトホール17内から高誘電体膜23の表面上にまで延在するように、プラグ電極18の機能をも有するキャバシタ上部電極40が形成されている。このキャバシタ上部電極の材質としてはTiNなどを挙げることができる。

【0095】コンタクトホール17の上端角部上には、キャパシタ上部電極40とキャパシタ下部電極21とを 絶縁分離するためのサイドウォール絶縁膜41が形成されている。このサイドウォール絶縁膜41の材質として は、シリコン窒化膜などの絶縁膜を挙げることができる。キャパシタ上部電極40を覆うように第2の層間絶縁膜42が形成される。この第2の層間絶縁膜42の材質としては、シリコン酸化膜などを挙げることができる。それ以外の構造に関しては図1に示される第1の実施例におけるDRAMと同様である。

【0096】上述のように、キャパシタ上部電極40に、プラグ電極18の機能をも持たせることによって、プラグ電極18の形成工程を省略することが可能となる。それにより、製造コストを低減することが可能となる。

【0097】また、ブラグ電極18の形成を省略できるので、ブラグ電極18とキャバシタ20の一方の電極との間に、ブラグ電極18の材質とキャバシタ20の一方の電極の材質との相互拡散を防止するためのバリア層を形成する必要がなくなる。それにより、メモリセルアレイ部の高さを、上記の各場合よりも低く抑えることが可能となる。それにより、メモリセルアレイ部と周辺回路部との段差を小さく抑えることが可能となる。

【0098】さらに、キャパシタ上部電極40を上述のような構造とすることによって、高誘電体膜23の形成の後に、プラグの機能をも有するキャパシタ上部電極40を形成することが可能となる。それにより、上述の第2の実施例の場合と同様に、高誘電体膜23を600℃以上の高温で形成することが可能となる。それにより、特性の優れた高誘電体膜23を形成することも可能となる。

【0099】次に、図21を用いて、本実施例における

18

DRAMのメモリセルアレイ部の平面構造について説明 する。図21を参照して、キャパシタ下部電極21は、 コンタクトホール17の形成領域を除く層間絶縁膜15 bの上面上全面に形成されている。つまり、とのキャバ シタ下部電極21がセルブレート電極としての機能を有 することとなる。そして、このキャパシタ下部電極21 表面上全面には高誘電体膜23(図示せず)が形成され ている。コンタクトホール17の上端角部上には、との コンタクトホール17を取囲むようにシリコン窒化膜な どからなるサイドウォール絶縁膜41が形成されてい る。そして、コンタクトホール17内からキャパシタ下 部電極2 1 の上方に延在するようにキャパシタ上部電極 40が形成される。それにより、コンタクトホール17 上を除く層間絶縁膜15bの上面上にのみ、コンタクト ホール17を取囲むようにキャパシタ20が形成される ことになる。それにより、上述の第1の実施例の場合と 同様の効果が得られる。

【0100】次に、図22~図27を用いて、本実施例におけるDRAMのメモリセルアレイ部の製造方法について説明する。図22~図27は、本実施例におけるDRAMの製造工程の第4工程~第9工程を示す部分断面図である。

【0101】まず図22を参照して、上記の第1の実施例と同様の工程を経て、酸化膜13までを形成する。そして、この酸化膜13を覆うようにCVD法などを用いて、シリコン酸化膜などからなる層間絶縁膜15aを形成する。この層間絶縁膜15aに不純物領域5b表面に達するコンタクトホール17a内に埋込ビット線16を形成する。この埋込ビット線16を覆うように層間絶縁膜15a上に、CVD法などを用いて、シリコン酸化膜などからなる層間絶縁膜15bを形成する。そして、この層間絶縁膜15bの上面を平坦化する。

【0102】とのように平坦化された層間絶縁膜15bの上面上に、スパッタリング法などを用いて、Ptなどからなるキャパシタ下部電極21を形成する。とのとき、必要に応じて、とのキャパシタ下部電極21と層間絶縁膜15bとの密着性を向上させるため、Tiなどの導電膜あるいは絶縁膜を、キャパシタ下部電極21と層間絶縁膜15bとの間に介在させてもよい。

【0103】次に、キャパシタ下部電極21上に、反応性スパッタリング法などを用いて、550℃よりも高い温度で高誘電体膜23を形成する。好ましくは、約600°C~700°Cの温度で高誘電体膜23を形成する。このとき、キャパシタ下部電極21の下地は層間絶縁膜15bであるため、上記のような高温で高誘電体膜23を形成することが可能となる。それにより、比誘電率などの特性が向上した多結晶の高誘電体膜23を確実に形成することが可能となる。それにより、キャパシタ容量を増大させることが可能となるとともに、キャパシ

タの信頼性をも向上させることが可能となる。

【0104】また、上記の高誘電体膜23は、LPCVD (Low Pressure Chemical VaporDeposition) 法を用いて形成してもよい。また、反応性スパッタリング法などを用いてアモルファス状態の高誘電体膜23を形成したのち、ランプアニール処理を施すことによってこの高誘電体膜23を多結晶化してもよい。このときのランプアニール処理の条件は、好ましくは、約600℃以上、30秒程度である。

【0105】次に、図23を参照して、上記の高誘電体 10 膜23とキャパシタ下部電極21とを所定形状にパターニングする。より具体的には、図20に示されるコンタクトホール17の形成領域における層間絶縁膜15b表面を露出させるように、高誘電体膜23およびキャパシタ下部電極21をパターニングする。

【0106】次に、図24を参照して、CVD法などを用いて、高誘電体膜23を覆うように層間絶縁膜15b上に、約1000~2000Å程度の厚みを有するシリコン窒化膜41を形成する。このシリコン窒化膜41は、層間絶縁膜15の材質と異なる絶縁材料からなるもこのであればシリコン窒化膜以外の材質であってもよい。また、このシリコン窒化膜41の他の材質としては、層間絶縁膜15の材質に対して高いエッチング選択比を確保できる絶縁材料を挙げることができる。

【0107】次に、図25を参照して、上記のシリコン 窒化膜41に異方性エッチング処理を施すことによっ て、サイドウォール絶縁膜41を形成する。そして、こ のサイドウォール絶縁膜41と高誘電体膜23とをマス クとして用いて、層間絶縁膜15a、15bに異方性エ ッチング処理を施す。それにより、不純物領域5a、5 cに達するコンタクトホール17を形成する。

【0108】次に、図27を参照して、CVD法などを用いて、TiN層40を全面に堆積する。このTiN層40は、高誘電体膜23と反応して低誘電率の膜を形成しないようなものであればTiNに限るものではない。たとえば、TiN層40の代わりにPt,RuO。などを用いてもよい。

【0109】次に、写真製版技術およびRIE(Reactive Ion Etching)法による異方性エッチング技術を用いて、TiN層40をパターニングする。それにより、図20に示されるような形状のキャパシタ上部電極40が形成される。キャパシタ上部電極40をこのような形状とすることによって、キャパシタ20の一方の電極と不純物領域5a、5cとを電気的に接続するためのブラグ電極を形成する必要がなくなる。それにより、製造工程を簡略化することが可能となる。また、このブラグ電極の形成を省略することによって、キャパシタ20の一方の電極とブラグ電極との間に介在させるべき拡散パリア層を形成する必要もなくなる。

【0110】以上のようにしてキャパシタ上部電極40

を形成した後は、CVD法などを用いて、シリコン酸化

膜などからなる第2の層間絶縁膜42を形成する。以上の工程を経て、図20に示される本実施例におけるDRAMが形成されることになる。

20

[0111]

【発明の効果】以上説明したように、この発明によれば、コンタクトホールが形成されていない層間絶縁膜上面の平坦な領域上にのみ、キャパシタを形成することが可能となる。その結果、キャパシタにおける第1の電極の上面をほぼ平坦なものとすることが可能となる。この第1の電極の平坦な上面上に高誘電体膜が形成される。したがって、キャパシタ内において高誘電体膜の膜厚をほぼ均一にすることが可能となる。それにより、高誘電体膜の膜厚を、リーク電流、耐圧などを考慮した場合の下限値の膜厚に設定することが可能となる。

【0112】それに対し、従来例においては、キャパシタは層間絶縁膜上面上からコンタクトホール上の領域にまで形成されていたため、キャパシタの電極表面には、コンタクトホール上における部分に段差部が形成されていた。これは、プラグ形成の際に不可避的に、コンタクトホール内におけるプラグ上面と層間絶縁膜上面との間に段差部が形成されていたためである。

【0113】そのため、そのキャパシタの電極表面に形成される高誘電体膜において、その段差部上において局所的に膜厚が薄くなる部分が存在していた。その結果、その局所的に薄くなった膜厚を高誘電体膜の下限値の膜厚と設定せざるを得なかった。したがって、結果として、キャパシタ内における高誘電体膜の膜厚は下限値よりも厚いものとなっていた。

【0114】本発明によれば、高誘電体膜の膜厚を、キャパシタ内において均一にかつ上記の下限値の膜厚に設定することが可能となるため、従来に比べて、キャパシタ内において、高誘電体膜の膜厚を薄くできる。それにより、従来よりもキャパシタ容量を増大させることが可能となる。

【図面の簡単な説明】

50

【図1】 この発明に基づく第1の実施例におけるDRAMのメモリセルアレイ部を示す断面図である。

【図2】 との発明に基づく第1の実施例におけるブラ 40 グとキャパシタとの位置関係を模式的に示す平面図であ る。

【図3】 この発明に基づく第1の実施例におけるキャバシタの拡大断面図である。

【図4】 との発明に基づく第1の実施例におけるDRAMの製造工程の第7工程を示す断面図である。

【図5】 との発明に基づく第1の実施例におけるDRAMの製造工程の第8工程を示す断面図である。

【図6】 この発明に基づく第1の実施例におけるDRAMの製造工程の第9工程を示す断面図である。

【図7】 この発明に基づく第1の実施例におけるDR

AMの製造工程の第10工程を示す断面図である。

【図8】 との発明に基づく第1の実施例におけるDRAMの製造方法の変形例を示す断面図である。

【図9】 との発明に基づく第2の実施例におけるDRAMのメモリセルアレイ部を示す断面図である。

【図10】 この発明に基づく第2の実施例におけるプラグとキャパシタとの平面的な位置関係を示す平面図である。

【図11】 この発明に基づく第2の実施例における下 部電極の平面構造を示す平面図である。

【図12】 この発明に基づく第2の実施例におけるDRAMの製造工程の第4工程を示す断面図である。

【図13】 この発明に基づく第2の実施例におけるDRAMの製造工程の第5工程を示す断面図である。

【図14】 との発明に基づく第2の実施例におけるDRAMの製造工程の第6工程を示す断面図である。

【図15】 この発明に基づく第2の実施例におけるDRAMの製造工程の第7工程を示す断面図である。

【図16】 この発明に基づく第2の実施例におけるDRAMの製造工程の第8工程を示す断面図である。

【図17】 この発明に基づく第2の実施例におけるDRAMの製造工程の第9工程を示す断面図である。

【図18】 との発明に基づく第2の実施例におけるDRAMの製造工程の第10工程を示す断面図である。

【図19】 この発明に基づく第2の実施例におけるDRAMの製造工程の第11工程を示す断面図である。

【図20】 この発明に基づく第3の実施例におけるD

RAMのメモリセルアレイ部を示す部分断面図である。 【図21】 図20に示される第3の実施例におけるD RAMの平面図である。

【図22】 この発明に基づく第3の実施例におけるDRAMの製造工程の第4工程を示す断面図である。

【図23】 との発明に基づく第3の実施例におけるDRAMの製造工程の第5工程を示す断面図である。

【図24】 この発明に基づく第3の実施例におけるDRAMの製造工程の第6工程を示す断面図である。

【図25】 この発明に基づく第3の実施例におけるDRAMの製造工程の第7工程を示す断面図である。

【図26】 この発明に基づく第3の実施例におけるDRAMの製造工程の第8工程を示す断面図である。

【図27】 との発明に基づく第3の実施例におけるD

RAMの製造工程の第9工程を示す断面図である。

【図28】 高誘電体膜の比誘電率とその形成温度との関係を示す図である。

【図29】 DRAMの一般的な構成を示すブロック図である。

【図30】 従来のDRAMのメモリセルアレイ部の構造の一例を示す断面図である。

【図31】 従来のDRAMにおけるプラグとキャパシタとの位置関係を模式的に示す平面図である。

10 【図32】 従来のDRAMの製造工程の第1工程を示す断面図である。

【図33】 従来のDRAMの製造工程の第2工程を示す断面図である。

【図34】 従来のDRAMの製造工程の第3工程を示す断面図である。

【図35】 従来のDRAMの製造工程の第4工程を示す断面図である。

【図36】 従来のDRAMの製造工程の第5工程を示す断面図である。

20 【図37】 従来のDRAMの製造工程の第6工程を示す断面図である。

【図38】 従来のDRAMの製造工程の第7工程を示す断面図である。

【図39】 従来のDRAMの製造工程の第8工程を示す断面図である。

【図40】 従来のDRAMの製造工程の第9工程を示す断面図である。

【図41】 従来のDRAMの製造工程の第10工程を示す断面図である。


30 【図42】 従来のDRAMにおけるプラグとキャパシ タとの接続部分を拡大した断面図である。

【符号の説明】

1,101 半導体基板、2a,2b,102a,10 2b トランスファーゲートトランジスタ、15,11 5 第1の層間絶縁膜、17,17a,117コンタクトホール、18,18a,118 プラグ、20,20 a,120キャパシタ、21,121 下部電極、2 3,123 高誘電体膜、25,40,125 上部電極、27,42,127 第2の層間絶縁膜、41 サ 40 イドウォール絶縁膜。


22






1:平導体基板 2a,2b:トランスアゲートランジスタ 5a,5b,5c:不軽物領域 15:第1の層間軽線膜 18:アラブ 19:パリア層 20:キャパラタ 21:下部電極 23:節電体膜 25:上部電極 17:コンタクトホール


【図2】




【図4】










【図5】





[図6]

















【図29】




【図30】




【図34】




[図37]




【図33】




【図35】




【図36】









【図39】



【図40】



【図41】



【図42】

